- 7
Sophie Dupuis
Maîtresse de Conférences,
LIRMM (Université de Montpellier/CNRS) Département Microélectronique,
IUT de Montpellier Département GEII
7
Documents
Affiliations actuelles
- 1100642
Identifiants chercheurs
- sophie-dupuis
- 0000-0002-4876-2982
- Google Scholar : https://scholar.google.fr/citations?user=BIC4uX8AAAAJ
Présentation
Je suis maîtresse de Conférences au LIRMM (Montpellier, France) depuis 2011.
J'ai obtenu un DEA en Architecture des Systèmes Intégrés et Microélectronique puis une thèse de doctorat en microélectronique (intitulée Optimisation automatique des chemins de données arithmétiques par l’utilisation des systèmes de numérations redondants) à l'Université Pierre et Marie Curie (Paris, France) en 2004 et 2009 respectivement.
Mes intérêts de recherche actuels incluent plusieurs facettes de la conception de circuits numériques, en mettant l'accent sur la confiance matérielle.
Je suis responsable des études 2ème et 3ème année du BUT GEII, en formation initiale et enseigne principalement l'électronique numérique et la programmation/algorithmique.
I have been aa associate professor at LIRMM (Montpellier, France) since 2011.
I obtained a Master in Integrated Systems Architecture and Microelectronics, and then a PhD in microelectronics (entitled: Automatic optimization of arithmetic data paths through the use of redundant arithmetic) at Pierre and Marie Curie University (Paris, France) in 2004 and 2009 respectively.
My current research interests include several facets of digital circuit design, with an emphasis on hardware trust.
I am responsible for 2nd and 3rd year studies at BUT GEII, in initial training and mainly teach digital electronics and programming/algorithmic.
Publications
- 1
- 1
- 2
- 1
- 1
- 1
- 7
- 5
- 3
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 4
- 4
- 3
- 3
- 2
- 2
- 2
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 7
- 1
- 7
|
Hybrid Protection of Digital FIR FiltersIEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2023, 31 (6), pp.812-825. ⟨10.1109/TVLSI.2023.3253641⟩
Article dans une revue
lirmm-04078805v1
|
|
SKG-Lock+: A Provably Secure Logic Locking SchemeCreating Significant Output CorruptionElectronics, 2022, 11, pp.3906. ⟨10.3390/electronics11233906⟩
Article dans une revue
lirmm-03884259v1
|
Logic Locking: A Survey of Proposed Methods and Evaluation MetricsJournal of Electronic Testing: : Theory and Applications, 2019, 35 (3), pp.273-291. ⟨10.1007/s10836-019-05800-4⟩
Article dans une revue
lirmm-02128826v1
|
|
Logic Locking: Exploration of a new key-gate based on tristate logicLATS 2024 - 25th IEEE Latin American Test Symposium, Apr 2024, Maceio, Brazil
Communication dans un congrès
lirmm-04564164v1
|
|
A new key-gate insertion strategy for logic locking with high output corruptionTHCon 2022 - Toulouse Hacking Convention, ENAC, Apr 2022, Toulouse, France
Communication dans un congrès
lirmm-04048983v1
|
|
On Preventing SAT Attack with Decoy Key-InputsISVLSI 2021 - IEEE Computer Society Annual Symposium on VLSI, Jul 2021, Tampa, United States. pp.114-119, ⟨10.1109/ISVLSI51109.2021.00031⟩
Communication dans un congrès
lirmm-03359458v1
|
|
A Secure Scan Controller for Protecting Logic LockingIOLTS 2020 - 26th IEEE International Symposium on On-Line Testing and Robust System Design, Jul 2020, Napoli, Italy. pp.1-6, ⟨10.1109/IOLTS50870.2020.9159730⟩
Communication dans un congrès
lirmm-02995199v1
|