Thierry Grandpierre
Enseignant/Chercheur (HDR) au Département Informatique de l'ESIEE (école d'Ingénieur de l'Université Gustave Eiffel) et membre des équipes A3SI et LRT du Laboratoire d'Informatique Gaspard Monge (LIGM) UMR 8049
7
Documents
Présentation
Thèmes de recherche
- Conception d'architectures dédiées multicomposants (CPU/DSP/FPGA/GPU)
- Méthodologie Adéquation Algorithme Architecture (AAA) pour les applications temps réel embarquées sur architectures multi-composants (programmables, reconfigurables)
- Extension de la méthodologie AAA aux circuits reconfigurables, aux architectures mixtes (processeur-FPGA), aux SoC (System on Chip), (3 thèses co-encadrées et soutenues)
- Développement du logiciel SynDEx (basé sur le noyau SynDEx de l'INRIA) et application au traitement des images
- Application au traitement des images (un co-encadrement de thèse en cours), à la compression vidéo (une thèse co-encadrée et soutenue) et au contrôle commande (un co-encadrement de thèse en cours)
- Applications en réalité virtuelle et augmentée
Responsabilités
- Filière CyberSécurité (étudiants plein temps "FISE") depuis Septembre 2019 (co-responsabilité)
- Majeure Informatique de l'ESIEE jusqu'en septembre 2010
- [ Salle de réalité virtuelle](https://perso.esiee.fr/~grandpit/salleRV2.html) de l'ESIEE
- Serveur de calcul [ BladeCenter-H](https://perso.esiee.fr/~grandpit/bladecenter.html) avec Hugues Talbot et Eric Llorens
- [Texas Instruments Innovation Gateway](https://perso.esiee.fr/~grandpit/TIIGW.html) : un espace très innovant dans notre bibliothèque où il est possible d'emprunter du matériel!!
- Membre élu au [Conseil d'Administration de la COMUE Paris Est](http://www.univ-paris-est.fr/fr/conseil-d-administration/document-759.html)
Autres pages
- [Pages ESIEE](https://perso.esiee.fr/~grandpit/)
- [Pages Université Gustave Eiffel](https://pagespro.univ-gustave-eiffel.fr/thierry-grandpierre)
- [Pages LIGM](http://ligm.u-pem.fr/)
- [Participation au projet FUI CEOS](https://www.ceos-systems.com/fr/Projet-CEOS-Pour-L-Inspection-D-Ouvrages-Par-Drones.html)
Publications
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 7
- 5
- 3
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
|
GPU Implementation of Linear Morphological Openings with Arbitrary AngleJournal of Real-Time Image Processing, 2015, 10 (1), pp.27-41. ⟨10.1007/s11554-012-0248-7⟩
Article dans une revue
hal-00680904v1
|
|
A New Modelling Framework for Coarse-Grained Programmable ArchitecturesCompas 2020, Jun 2021, Lyon, France
Communication dans un congrès
hal-03108479v1
|
Modelling and Mapping Framework for Coarse-GrainedProgrammable Architectures14th Summer School on Modelling and Verification of Parallel Processes, Jun 2020, (on-line), France
Communication dans un congrès
hal-03108451v1
|
|
|
A Mapping Methodology for Coarse-Grained Pipelined Configurable Architectures14th Workshop on Models and Algorithms for Planning and Scheduling Problems (MAPSP 2019), Jun 2019, Renesse, Netherlands
Communication dans un congrès
hal-02104162v1
|
|
A New Mapping Methodology for Coarse-Grained Programmable Systolic Architectures22nd International Workshop on Software and Compilers for Embedded Systems (SCOPES 2019), May 2019, St Goar, Germany. ⟨10.1145/3323439.3323982⟩
Communication dans un congrès
hal-02013560v1
|
|
A mapping tool for configurable pipeline co-processorsColloque National du GDR SoC-SiP, GDR-SOC-SIP, Jun 2018, Paris, France
Communication dans un congrès
hal-01801018v1
|
Parallel Algorithm for Concurrent Computation of Connected Component TreeAdvanced Concepts for Intelligent Vision Systems (ACIVS'08), Oct 2008, France. pp.230-241
Communication dans un congrès
hal-00622406v1
|