
Alban Bourge
Présentation
Projet actuel
Je travaille actuellement en tant qu'ingénieur R&D chez Atos. Je fais partie d'une équipe d'architecture matérielle pour le projet EPI (https://www.european-processor-initiative.eu/). Je développe des éléments constitutifs d'un NoC qui doit aboutir à la fabrication d'une puce.
Recherche passée
En post-doctorat dans l'équipe SLS du laboratoire TIMA en 2017, j'ai travaillé avec Frédéric Pétrot sur des réseaux de neurones ternaires. Plus particulièrement, nous avons mis au point des architectures neuronales pour accelerateur matériel qui présentent des caractéristiques à l'état de l'art en surface, consommation, débit et précision.
Avant cela, j'ai obtenu mon doctorat en novembre 2016. Le sujet de celui-ci concerne une technique de changement de contexte pour tâches matérielles s'éxectuant sur FPGA. Afin de démontrer l'utilité et la fonctionnalité de la technique mise au point, j'ai développé un outil appelé CP3 (disponible ici). CP3 est un plugin pour l'outil de synthèse de haut niveau AUGH (visitez cette page pour plus d'informations). Une plateforme de démonstration, présentée en conférence, démontre la validité du flot de conception. J'ai travaillé sous la direction d'Olivier Muller et Frédéric Rousseau.
Enseignement
Ensimag (2013-2016)
http://ensimag.grenoble-inp.fr/
- Architecture : circuits numériques et éléments d'architecture
32h/an - TD, TP - Conception et exploitation des processeurs
32h/an - projet, TD, TP
Publications
Publications
|
Efficient Decompression of Binary Encoded Balanced Ternary SequencesIEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2019, 27 (8), pp.1962-1966
Article dans une revue
hal-02103214
v1
|
|
High-Efficiency Convolutional Ternary Neural Networks with Custom Adder Trees and Weight CompressionACM Transactions on Reconfigurable Technology and Systems (TRETS), 2018, Special Issue on Deep learning on FPGAs, 11 (3), pp.1-24. ⟨10.1145/3294768⟩
Article dans une revue
hal-01686718
v2
|
|
Generating Efficient Context-Switch Capable Circuits Through Autonomous Design FlowACM Transactions on Reconfigurable Technology and Systems (TRETS), 2016, 10 (1), pp.9. ⟨10.1145/2996199⟩
Article dans une revue
hal-01367798
v2
|
|
Changement de contexte matériel sur FPGA, entre équipements reconfigurables et hétérogènes dans un environnement de calcul distribuéMicro et nanotechnologies/Microélectronique. Université Grenoble Alpes, 2016. Français. ⟨NNT : 2016GREAT068⟩
Thèse
tel-01489217
v1
|
|
Changement de contexte matériel sur FPGA entre équipements reconfigurables et hétérogènes dans un environnement de calcul distribué.Architectures Matérielles [cs.AR]. Université Grenoble - Alpes, 2016. Français. ⟨NNT : ⟩
Thèse
tel-01474177
v1
|
Hardware-friendly AI algorithms: Ternary Neural NetworksHiPEAC Computing Systems Week (HiPEAC 2021), Oct 2021, Lyon (virtuel), France
Communication dans un congrès
hal-03417446
v1
|
|
High-Throughput Ternary CNN on FPGA: Low Level Optimizations and Compression18th International Forum on MPSoC (MPSoC'2018), Jul 2018, Snowbird, UTAH, United States
Communication dans un congrès
hal-01922338
v1
|
|
High-Throughput and High-Accuracy Classification with Convolutional Ternary Neural NetworksInternational Workshop on Highly Efficient Neural Processing (HENP'2018), Oct 2018, Torino, Italy
Communication dans un congrès
hal-01922342
v1
|
|
|
Scalable High-Performance Architecture for Convolutional Ternary Neural Networks on FPGAField Programmable Logic and Applications (FPL), 2017 27th International Conference on, Sep 2017, Gent, Belgium
Communication dans un congrès
hal-01563763
v1
|
Prototyping Dynamic Task Migration on Heterogeneous Reconfigurable Systems28th International Symposium on Rapid System Prototyping: Shortening the Path from Specification to Prototype (RSP 2017), Oct 2017, Seoul, North Korea. pp.16-22
Communication dans un congrès
hal-01744701
v1
|
|
Prototyping dynamic task migration on heterogeneous reconfigurable systemsInternational Symposium on Rapid System Prototyping: Shortening the Path from Specification to Prototype, Oct 2017, Seoul, South Korea
Communication dans un congrès
hal-01971312
v1
|
|
La synthèse de haut niveau au service du changement de contexte matériel.Colloque National GDR SoC-SiP, 2016, Nantes, France
Communication dans un congrès
hal-01353497
v1
|
|
|
HLS-Based Methodology for Fast Iterative Development Applied to Elliptic Curve Arithmetic2016 Euromicro Conference on Digital System Design (DSD), 2016, Limassol, Cyprus. pp.511-518, ⟨10.1109/DSD.2016.51⟩
Communication dans un congrès
hal-01389247
v1
|
|
Flot de conception automatique pour circuits commutablesConférence d’informatique en Parallélisme, Architecture et Système (COMPAS 2016), Jul 2016, Lorient, France
Communication dans un congrès
hal-01353512
v1
|
|
Demonstration of a context-switch method for heterogeneous reconfigurable systems2016 26th International Conference on Field Programmable Logic and Applications (FPL), Aug 2016, Lausanne, Switzerland. pp.1 - 1, ⟨10.1109/FPL.2016.7577384⟩
Communication dans un congrès
hal-01398560
v1
|
A Novel Method for Enabling FPGA Context-Switch (Abstract Only)Proceedings of the 2015 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, 2015, Monterey, CA, USA, United States. pp.261--261, ⟨10.1145/2684746.2689096⟩
Communication dans un congrès
hal-01353496
v1
|
|
|
Automatic High-Level Hardware Checkpoint Selection for Reconfigurable SystemsField-Programmable Custom Computing Machines (FCCM'15), May 2015, Vancouver, Canada
Communication dans un congrès
hal-01164923
v1
|
|
Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveauJournées Nationales du Réseau Doctoral en Microélectronique (JNRDM'14), May 2014, Lille, France. pp.4
Communication dans un congrès
hal-01089685
v1
|
|
Flexible, extensible, open-source and affordable FPGA-based traffic generatorHPDC 2013 : 22nd International ACM Symposium on High Performance Parallel and Distributed Computing, Jun 2013, New-York, United States
Communication dans un congrès
hal-00859291
v1
|