Mathieu Moreau
40
Documents
Presentation
**Activités pédagogiques**
· **Maître de conférences** à **l’IUT d’Aix-Marseille,** département **Génie Electrique et Informatique Industrielle (GEII)**. Enseignements dans les formations :
-**DUT GEII** (BAC+1, BAC+2) **: TP** et **TD** de systèmes électroniques (montages AOP, MOSFET, filtrage actif et passif, oscillateur, PLL, modulation d’amplitude, transmission en bande de base et transposée, …) ; **TP** et **TD** d’électricité et énergie (Lois de Kirchhoff, théorèmes des circuits linéaires, circuits électriques en complexes, diagramme de Bode, régimes permanent et transitoire, transformation de Fourier, …) ; **TP** de Systèmes d’Information Numérique (porte logique de base, logique combinatoire et séquentielle, machine d’état, langage VHDL) ; **Tuteur de stage** (suivi de 2 à 4 étudiants).
-**Licences Professionnelles** (BAC+3): **Cours, TD** et **TP** de Traitement numérique du signal ; **Projet tuteurés** (Réalisation d’une modulation numérique sur DSP ; étude et mise en œuvre d’un émetteur/récepteur RF) ; **Tuteur de stage** (suivi de 1 à 2 étudiants).
**Activités scientifiques**
· **Conception** et **Design** de circuits innovants à base de cellules **mémoires non volatiles** émergentes de types **résistives** \[Oxyde Resistive RAM (**OXRRAM**), Conductive Bridge RAM (**CBRAM**)\]. Développement d’**architectures spécifiques** telles que : architectures « **beyond Von Neumann** » type **neuro-inspiré** ; **cellules mémoires distribuées** dans les cœurs de calcul ; **plan mémoire matriciel** ; **intégration** dans les **circuits sur support souple** à base de matériaux polymères
· Etude de **transistors organiques** sur **supports souples** à base de **matériaux polymères semiconducteur** par la **modélisation analytique** des caractéristiques statiques et dynamiques pour une implémentation dans des **outils numériques de CAO** afin de concevoir des **blocs électroniques élémentaires** utilisés dans les puces des **tags RFID**.
· Développement de **simulateurs numériques** (en langage fortran) et de **modèles compacts** (avec Mathcad) pour évaluer l'impact des **phénomènes physiques** (effets **électrostatiques** et effets **quantiques**) dans les **composants microélectroniques actifs avancés** (capacité MOS, transistor MOSFET en architecture multi-grilles).
· Etude de l'influence des **matériaux innovants** tels que les **diélectriques de grille à forte permittivité "high-k"** (HfO2, Al2O3, ...) et les **semiconducteurs à forte mobilitité** (Ge et semiconducteurs III-V) dans les **composants microélectroniques actifs avancés** (capacité MOS, transistor MOSFET en architecture multi-grilles).
Publications
- 4
- 4
- 3
- 3
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 21
- 19
- 15
- 10
- 10
- 7
- 5
- 5
- 4
- 4
- 4
- 4
- 3
- 3
- 3
- 3
- 3
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 2
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 37
- 4
- 1
|
An Augmented OxRAM Synapse for Spiking Neural Network (SNN) Circuits2019 14th International Conference on Design & Technology of Integrated Systems In Nanoscale Era (DTIS), Apr 2019, Mykonos, France. ⟨10.1109/DTIS.2019.8735057⟩
Conference papers
hal-02306907v1
|
A Capacitor-Less CMOS Neuron Circuit for Neuromemristive NetworksNEWCAS 2019 - 17th IEEE International Conference on Electronics Circuits and Systems, Jun 2019, Munich, Germany. ⟨10.1109/NEWCAS44328.2019.8961278⟩
Conference papers
lirmm-02395325v1
|
|
ReRAM ON/OFF resistance ratio degradation due to line resistance combined with device variability in 28nm FDSOI technology2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Apr 2017, Athens, Greece. ⟨10.1109/ULIS.2017.7962594⟩
Conference papers
hal-01745666v1
|
|
High density emerging resistive memories: What are the limits?2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), Feb 2017, Bariloche, Argentina. ⟨10.1109/LASCAS.2017.7948104⟩
Conference papers
hal-01788136v1
|
|
|
Architecture, design and technology guidelines for crosspoint memories2017 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2017, Newport, United States. pp.677 - 686, ⟨10.1109/NANOARCH.2017.8053733⟩
Conference papers
hal-01788148v1
|
Capacitor based SneakPath compensation circuit for transistor-less ReRAM architecturesProceedings of the 2016 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2016, Beijing, China. pp.7-12, ⟨10.1145/2950067.2950073⟩
Conference papers
hal-01435118v1
|
|
Multilevel Operation in Oxide Based Resistive RAM with SET voltage modulation2016 11TH IEEE INTERNATIONAL CONFERENCE ON DESIGN & TECHNOLOGY OF INTEGRATED SYSTEMS IN NANOSCALE ERA (DTIS), Apr 2016, Istanbul, Turkey. pp.1-5, ⟨10.1109/DTIS.2016.7483892⟩
Conference papers
hal-01434981v1
|
|
|
SneakPath compensation circuit for programming and read operations in RRAM-based CrossPoint architectures2015 15th Non-Volatile Memory Technology Symposium (NVMTS), Oct 2015, Beijing, China. ⟨10.1109/NVMTS.2015.7457426⟩
Conference papers
hal-01745689v1
|
|
Oxide based resistive RAM: ON/OFF resistance analysis versus circuit variability2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), Oct 2014, Amsterdam, Netherlands. ⟨10.1109/DFT.2014.6962107⟩
Conference papers
hal-01745718v1
|
|
A Built-In Self-Test Structure (BIST) for Resistive RAMs Characterization: Application to Bipolar OxRRAMsInternational Semiconductor Device Research Symposium, Dec 2013, Bethesda, United States
Conference papers
hal-01745729v1
|
|
Analytical study of complementary memristive synchronous logic gates2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2013, Brooklyn, United States. ⟨10.1109/NanoArch.2013.6623047⟩
Conference papers
hal-01745759v1
|
|
Synchronous Full-Adder based on Complementary Resistive Switching Memory Cells11th International New Circuits and Systems Conference (NEWCAS), Jun 2013, Paris, France. ⟨10.1109/NEWCAS.2013.6573578⟩
Conference papers
hal-01840795v1
|
Single-ended sense amplifier robustness evaluation for OxRRAM technology2013 IEEE Design and Test Symposium (IDT), Dec 2013, Marrakesh, Morocco. ⟨10.1109/IDT.2013.6727097⟩
Conference papers
hal-01745737v1
|
|
|
Analytical study of complementary memristive synchronous logic gates2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2013, Brooklyn, France. ⟨10.1109/NanoArch.2013.6623047⟩
Conference papers
hal-01827052v1
|
|
3D Simulation Analysis of Bipolar Amplification in Planar Double-Gate and FinFET with Independent GatesConference on Radiation Effects on Components and Systems (RADECS), Sep 2008, Jyväskylä, Finland. pp.280-283, ⟨10.1109/RADECS.2008.5782727⟩
Conference papers
hal-01841105v1
|
Compact Model of the Ballistic Subthreshold Current in Independent Double-Gate MOSFETsNSTI NANOTECH 2008, VOL 3, TECHNICAL PROCEEDINGS: MICROSYSTEMS, PHOTONICS, SENSORS, FLUIDICS, MODELING, AND SIMULATION, 2008, Unknown, Unknown Region. pp.877+
Conference papers
hal-01759433v1
|
|
Modélisation et simulation numérique des nano-transistors multi-grilles à matériaux innovantsMicro et nanotechnologies/Microélectronique. Université de Provence - Aix-Marseille I, 2010. Français. ⟨NNT : ⟩
Theses
tel-00566288v2
|