
Mathieu Moreau
Présentation
Activités pédagogiques
· Maître de conférences à l’IUT du Limousin, Université de Limoges, département Génie Electrique et Informatique Industrielle (GEII), campus universitaire de Brive-La-Gaillarde. Enseignements dans les formations :
-BUT GEII (BAC+1, BAC+2) : CM, TD, TP de systèmes électroniques (montages AOP, MOSFET, filtrage actif et passif, oscillateur, PLL, modulation d’amplitude, transmission en bande de base et transposée, …) ; CM, TD, TP d'automatique (asservissements linéaires continus invariant dans le temps : modélisation et outils mathématique, stabilité et performances des systèmes, correction des systèmes aservis) ; TP d'électronique RF et HF (analyseur de réseau scalaire et vectoriel, CAO adaptation d'impédance, mesures d'antennes, mesures de puissance RF) ;TD, TP d’électricité et énergie (Lois de Kirchhoff, théorèmes des circuits linéaires, circuits électriques en complexes, diagramme de Bode, régimes permanent et transitoire, transformation de Fourier, …) ; TP de Systèmes d’Information Numérique (porte logique de base, logique combinatoire et séquentielle, machine d’état, langage VHDL) ; CM, TD de Physique Appliquée (thermique, capteurs) ; formation à l'habilitation électrique (B0, B1V, B2V, BR) ; Tuteur de stage et d'alternant (suivi de 2 à 4 étudiants).
-Licences Professionnelles (BAC+3): Cours, TD et TP de Traitement numérique du signal ; Projet tuteurés (Réalisation d’une modulation numérique sur DSP ; étude et mise en œuvre d’un émetteur/récepteur RF) ; Tuteur de stage (suivi de 1 à 2 étudiants).
Activités scientifiques
· Modélisation, simulation et mesure des phénomènes électriques et thermiques dans les composants et circuits télécoms (Diode, High Electron Mobility Transistor HEMT)
· Conception et Design de circuits innovants à base de cellules mémoires non volatiles émergentes de types résistives [Oxyde Resistive RAM (OXRRAM), Conductive Bridge RAM (CBRAM)]. Développement d’architectures spécifiques telles que : architectures « beyond Von Neumann » type neuro-inspiré ; cellules mémoires distribuées dans les cœurs de calcul ; plan mémoire matriciel ; intégration dans les circuits sur support souple à base de matériaux polymères
· Etude de transistors organiques sur supports souples à base de matériaux polymères semiconducteur par la modélisation analytique des caractéristiques statiques et dynamiques pour une implémentation dans des outils numériques de CAO afin de concevoir des blocs électroniques élémentaires utilisés dans les puces des tags RFID.
· Développement de simulateurs numériques (en langage fortran) et de modèles compacts (avec Mathcad) pour évaluer l'impact des phénomènes physiques (effets électrostatiques et effets quantiques) dans les composants microélectroniques actifs avancés (capacité MOS, transistor MOSFET en architecture multi-grilles).
· Etude de l'influence des matériaux innovants tels que les diélectriques de grille à forte permittivité "high-k" (HfO2, Al2O3, ...) et les semiconducteurs à forte mobilitité (Ge et semiconducteurs III-V) dans les composants microélectroniques actifs avancés (capacité MOS, transistor MOSFET en architecture multi-grilles).
Publications
Publications
Using of the 2D materials signature for thermal Raman measurements of power devices18th European Advanced Technology Workshop on Micropackaging and Thermal management, IMAPS, Mar 2025, La Rochelle, France
Communication dans un congrès
hal-05029086
v1
|
|
|
STATE: A Test Structure for Rapid Prediction of Resistive RAM Electrical Parameter VariabilityIEEE International Symposium on Circuits and Systems (ISCAS) 2022, May 2022, Austin, United States. pp.3532-3536, ⟨10.1109/ISCAS48785.2022.9937716⟩
Communication dans un congrès
hal-03941188
v1
|
|
Storage class memory with computing row buffer: A design space exploration2021 Design, Automation & Test in Europe Conference & Exhibition (DATE), Feb 2021, grenoble, France. pp.1-6, ⟨10.23919/DATE51398.2021.9473992⟩
Communication dans un congrès
cea-03605068
v1
|
|
Resistive RAM SET and RESET Switching Voltage Evaluation as an Entropy Source for Random Number Generation2020 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), Oct 2020, Frascati, Italy. pp.1-4, ⟨10.1109/DFT50435.2020.9250726⟩
Communication dans un congrès
hal-03504288
v1
|
|
Design of a Novel Hybrid CMOS Non-Volatile SRAM Memory in 130nm RRAM TechnologyDesign, Technology, and Test of Integrated Circuits and Systems, Apr 2020, virtual, Morocco. ⟨10.1109/DTIS48698.2020.9081153⟩
Communication dans un congrès
hal-03504830
v1
|
A Capacitor-Less CMOS Neuron Circuit for Neuromemristive NetworksNEWCAS 2019 - 17th IEEE International Conference on Electronics Circuits and Systems, Jun 2019, Munich, Germany. ⟨10.1109/NEWCAS44328.2019.8961278⟩
Communication dans un congrès
lirmm-02395325
v1
|
|
|
An Augmented OxRAM Synapse for Spiking Neural Network (SNN) Circuits2019 14th International Conference on Design & Technology of Integrated Systems In Nanoscale Era (DTIS), Apr 2019, Mykonos, France. ⟨10.1109/DTIS.2019.8735057⟩
Communication dans un congrès
hal-02306907
v1
|
|
True random number generation exploiting SET voltage variability in resistive RAM memory arrays2019 19th Non-Volatile Memory Technology Symposium (NVMTS), Oct 2019, Durham, France. pp.1-5, ⟨10.1109/NVMTS47818.2019.9043369⟩
Communication dans un congrès
hal-03504849
v1
|
ReRAM ON/OFF resistance ratio degradation due to line resistance combined with device variability in 28nm FDSOI technology2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Apr 2017, Athens, Greece. ⟨10.1109/ULIS.2017.7962594⟩
Communication dans un congrès
hal-01745666
v1
|
|
High density emerging resistive memories: What are the limits?2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), Feb 2017, Bariloche, Argentina. ⟨10.1109/LASCAS.2017.7948104⟩
Communication dans un congrès
hal-01788136
v1
|
|
|
Architecture, design and technology guidelines for crosspoint memories2017 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2017, Newport, United States. pp.677 - 686, ⟨10.1109/NANOARCH.2017.8053733⟩
Communication dans un congrès
hal-01788148
v1
|
Capacitor based SneakPath compensation circuit for transistor-less ReRAM architecturesProceedings of the 2016 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2016, Beijing, China. pp.7-12, ⟨10.1145/2950067.2950073⟩
Communication dans un congrès
hal-01435118
v1
|
|
Multilevel Operation in Oxide Based Resistive RAM with SET voltage modulation2016 11TH IEEE INTERNATIONAL CONFERENCE ON DESIGN & TECHNOLOGY OF INTEGRATED SYSTEMS IN NANOSCALE ERA (DTIS), Apr 2016, Istanbul, Turkey. pp.1-5, ⟨10.1109/DTIS.2016.7483892⟩
Communication dans un congrès
hal-01434981
v1
|
|
|
SneakPath compensation circuit for programming and read operations in RRAM-based CrossPoint architectures2015 15th Non-Volatile Memory Technology Symposium (NVMTS), Oct 2015, Beijing, China. ⟨10.1109/NVMTS.2015.7457426⟩
Communication dans un congrès
hal-01745689
v1
|
|
Oxide based resistive RAM: ON/OFF resistance analysis versus circuit variability2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), Oct 2014, Amsterdam, Netherlands. ⟨10.1109/DFT.2014.6962107⟩
Communication dans un congrès
hal-01745718
v1
|
|
A Built-In Self-Test Structure (BIST) for Resistive RAMs Characterization: Application to Bipolar OxRRAMsInternational Semiconductor Device Research Symposium, Dec 2013, Bethesda, United States
Communication dans un congrès
hal-01745729
v1
|
|
Analytical study of complementary memristive synchronous logic gates2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2013, Brooklyn, United States. ⟨10.1109/NanoArch.2013.6623047⟩
Communication dans un congrès
hal-01745759
v1
|
Single-ended sense amplifier robustness evaluation for OxRRAM technology2013 IEEE Design and Test Symposium (IDT), Dec 2013, Marrakesh, Morocco. ⟨10.1109/IDT.2013.6727097⟩
Communication dans un congrès
hal-01745737
v1
|
|
|
Analytical study of complementary memristive synchronous logic gates2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2013, Brooklyn, France. ⟨10.1109/NanoArch.2013.6623047⟩
Communication dans un congrès
hal-01827052
v1
|
|
Synchronous Full-Adder based on Complementary Resistive Switching Memory Cells11th International New Circuits and Systems Conference (NEWCAS), Jun 2013, Paris, France. ⟨10.1109/NEWCAS.2013.6573578⟩
Communication dans un congrès
hal-01840795
v1
|
Effects of gate stack parasitic charge on current-voltage characteristics of high-k/SiO2/Ge-channel Double-Gate MOSFETs8th Symposium SiO2, Advanced Dielectrics and Related Devices (2010), Jun 2010, Varenna, Italy
Communication dans un congrès
hal-04393620
v1
|
|
Simulation study of short-channel effects and quantum confinement in Double-Gate FinFET devices with high-mobility materialsEuropean-Material Research Society (E-MRS) 2010 Spring Meeting, Jun 2010, Strasbourg, France
Communication dans un congrès
hal-04393626
v1
|
|
Compact Model of the Ballistic Subthreshold Current in Independent Double-Gate MOSFETsNSTI NANOTECH 2008, VOL 3, TECHNICAL PROCEEDINGS: MICROSYSTEMS, PHOTONICS, SENSORS, FLUIDICS, MODELING, AND SIMULATION, 2008, Unknown, Unknown Region. pp.877+
Communication dans un congrès
hal-01759433
v1
|
|
|
3D Simulation Analysis of Bipolar Amplification in Planar Double-Gate and FinFET with Independent GatesConference on Radiation Effects on Components and Systems (RADECS), Sep 2008, Jyväskylä, Finland. pp.280-283, ⟨10.1109/RADECS.2008.5782727⟩
Communication dans un congrès
hal-01841105
v1
|
|
Modélisation et simulation numérique des nano-transistors multi-grilles à matériaux innovantsMicro et nanotechnologies/Microélectronique. Université de Provence - Aix-Marseille I, 2010. Français. ⟨NNT : ⟩
Thèse
tel-00566288
v2
|